<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>必过源码 - Altera</title>
    <link>http://159.75.147.240/forum.php?mod=forumdisplay&amp;fid=72</link>
    <description>Latest 20 threads of Altera</description>
    <copyright>Copyright(C) 必过源码</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Tue, 21 Apr 2026 11:23:08 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>http://159.75.147.240/static/image/common/logo_88_31.gif</url>
      <title>必过源码</title>
      <link>http://159.75.147.240/</link>
    </image>
    <item>
      <title>16阶FIR数字滤波器工程文件：经过验证通过，可以参考</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=16272</link>
      <description><![CDATA[]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Tue, 01 Apr 2025 17:24:20 +0000</pubDate>
    </item>
    <item>
      <title>VHDL语言编的16阶FIR数字滤波器，仿真是在Quartus II上通过的，对大家一定有帮助的，</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=16271</link>
      <description><![CDATA[VHDL语言编的16阶FIR数字滤波器，仿真是在Quartus II上通过的，对大家一定有帮助的，压缩文件里还有详细的设计说明呢，肯定让你完全了解数字滤波器的设计。]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Tue, 01 Apr 2025 17:21:36 +0000</pubDate>
    </item>
    <item>
      <title>基于Altera系列芯片lvds接口的FPGA设计，Verilog源码</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=15801</link>
      <description><![CDATA[文件列表：
├LVDS的应用的Verilog HDL例子程序(由Altera公司提供)
│  ├sim
│  │  ├comp_altera_lib.do
│  │  ├comp_gate.do
│  │  ├diff_io_top.vo
│  │  ├diff_io_top_v.sdo
│  │  ├gate_sim.do
│  │  ├stratix
│  │  │  ├@p@r@i@m_@d@f@f@e
 ...]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Wed, 25 Dec 2024 18:13:35 +0000</pubDate>
    </item>
    <item>
      <title>使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上实现</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=15430</link>
      <description><![CDATA[使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上实现对一个十字路口的交通灯的控制，包括4个红绿灯和4个2位的数码倒计时器。

文件列表：
├文件夹1：[jiao_tong_deng]
│  ├(1)altpll0.bsf
│  ├(2)altpll0.cmp
│  ├(3)altpll0.ppf
 ...]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Wed, 04 Dec 2024 17:17:56 +0000</pubDate>
    </item>
    <item>
      <title>vhdl语言编写的交通灯程序</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=15422</link>
      <description><![CDATA[文件列表：
├文件夹1：[VHDL实现的交通灯程序]
│  ├文件夹1：[trafficlightvhdlcode]
│  │  ├(1)04112 刘巍 交通灯.doc
│  │  ├文件夹1：[6v]
│  │  │  ├(1)cmp_state.ini
│  │  │  ├(2)ControlA.vhd
│  │  │  ├(3)ControlB.vhd
│  │  │  ├文 ...]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Wed, 04 Dec 2024 13:03:13 +0000</pubDate>
    </item>
    <item>
      <title>FPGA模拟实现的交通灯控制系统，语言为Verilog，环境为QurtursII，默认情况下按预先设</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=15376</link>
      <description><![CDATA[FPGA模拟实现的交通灯控制系统，语言为Verilog，环境为QurtursII，默认情况下按预先设定的时间进行倒计时，支持人工控制模式让某一方向信号灯常亮。信号灯采用LED代替。

文件列表：
├文件夹1：[Traffic_Light]
│  ├(1)contral.v
│  ├(2)contral.v.bak
│  ├文件 ...]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Tue, 03 Dec 2024 16:26:06 +0000</pubDate>
    </item>
    <item>
      <title>Quartus2下面交通红绿灯的实现</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=15375</link>
      <description><![CDATA[文件列表：
├文件夹1：[TRAFFICLED]
│  ├(1)B6_8421BCD.bsf
│  ├(2)B6_8421BCD.vhd
│  ├(3)B6_8421BCD.vhd.bak
│  ├(4)Block1.bdf
│  ├文件夹1：[db]
│  │  ├(1)add_sub_20f.tdf
│  │  ├(2)lpm_constant_aa4.tdf
│  │  ├(3)lpm_constant_h84.tdf
│ ...]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Tue, 03 Dec 2024 16:24:43 +0000</pubDate>
    </item>
    <item>
      <title>光纤陀螺仪信号调制解调Verilog源码：内容为干涉式光纤陀螺仪信号调制解调Verilog源码</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=12318</link>
      <description><![CDATA[光纤陀螺仪信号调制解调Verilog源码：内容为干涉式光纤陀螺仪信号调制解调Verilog源码，包含整个基于Altera FPGA的工程文件]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Wed, 28 Feb 2024 10:10:59 +0000</pubDate>
    </item>
    <item>
      <title>基于FPGA的一个FIR低通滤波器设计，用Verilog语言编写滤波器模块</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=11919</link>
      <description><![CDATA[文件列表：
├文件夹1：[fir_verilog_matlab]
│  ├文件夹1：[fir]
│  │  ├文件夹1：[db]
│  │  │  ├(1)add_sub_l9h.tdf
│  │  │  ├(2)add_sub_m9h.tdf
│  │  │  ├(3)altsyncram_is81.tdf
│  │  │  ├(4)fir.(0).cnf.cdb
│  │  │  ├(5)fir.(0).c ...]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Thu, 08 Feb 2024 19:03:44 +0000</pubDate>
    </item>
    <item>
      <title>使用Quartus II 9.1完成低通FIR滤波器的实现，VHDL和Verilog语言</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=11918</link>
      <description><![CDATA[]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Thu, 08 Feb 2024 19:00:59 +0000</pubDate>
    </item>
    <item>
      <title>基于Quartus ii 平台的DES加密算法Verilog设计和modelsim仿真</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=11866</link>
      <description><![CDATA[]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Thu, 08 Feb 2024 14:35:30 +0000</pubDate>
    </item>
    <item>
      <title>用Verilog实现的抢答器程序,在Quartus II上编译通过并成功运行</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=11808</link>
      <description><![CDATA[文件列表：
├文件夹1：[qiangdaqi]
│  ├文件夹1：[db]
│  │  ├(1)prev_cmp_qiangdaqi.asm.qmsg
│  │  ├(2)prev_cmp_qiangdaqi.fit.qmsg
│  │  ├(3)prev_cmp_qiangdaqi.map.qmsg
│  │  ├(4)prev_cmp_qiangdaqi.tan.qmsg
│  │  ├(5)qiangdaqi.(0).cn ...]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Thu, 08 Feb 2024 09:36:48 +0000</pubDate>
    </item>
    <item>
      <title>秒表功能，自带工程，EDA的设计平台QuartusⅡ</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=11805</link>
      <description><![CDATA[]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Thu, 08 Feb 2024 09:31:45 +0000</pubDate>
    </item>
    <item>
      <title>基于Altera DE2的洗衣机控制器设计。使用VHDL编写</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=11802</link>
      <description><![CDATA[文件列表：
counter.mmf
settime.acf
settime.vhd
U2325680.DLS
U8678964.DLS
U0277680.DLS
U0527691.DLS
settime.hif
encode.acf
counter(8).cnf
counter(9).cnf
counter(10).cnf
counter(11).cnf
counter(12).cnf
encode.vhd
settime.cnf
SETTIME.sym
counter]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Thu, 08 Feb 2024 09:26:36 +0000</pubDate>
    </item>
    <item>
      <title>用VerilogHDL写的实现4096点FFT的算法，附带Quartus II工程</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=11767</link>
      <description><![CDATA[文件列表：
cf_fft_1024_16.c
cf_fft_1024_16.h
cf_fft_1024_16.py
cf_fft_1024_16.v
cf_fft_1024_16.vhd
cf_fft_1024_18.c
cf_fft_1024_18.h
cf_fft_1024_18.py
cf_fft_1024_18.v
cf_fft_1024_18.vhd
cf_fft_1024_8.c
cf_fft_1024_8.h
cf_fft_1024_8.py
cf_fft_102]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Thu, 08 Feb 2024 04:22:58 +0000</pubDate>
    </item>
    <item>
      <title>基于VHDL的汽车尾灯控制器，Quartus2.9.0</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=11650</link>
      <description><![CDATA[]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Tue, 06 Feb 2024 20:19:45 +0000</pubDate>
    </item>
    <item>
      <title>基于VHDL的汽车尾灯控制器</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=11649</link>
      <description><![CDATA[]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Tue, 06 Feb 2024 20:18:56 +0000</pubDate>
    </item>
    <item>
      <title>运用quartus软件设计的汽车尾灯控制器，VHDL语言</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=11647</link>
      <description><![CDATA[]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Tue, 06 Feb 2024 20:16:48 +0000</pubDate>
    </item>
    <item>
      <title>使用VHDL语言和Quartus平台建立的8位计数器的简单仿真</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=11626</link>
      <description><![CDATA[]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Tue, 06 Feb 2024 18:33:33 +0000</pubDate>
    </item>
    <item>
      <title>基于FPGA的自动售货机控制系统设计。该设计采用FPGA作为主控，设计自动售货机控制系统</title>
      <link>http://159.75.147.240/forum.php?mod=viewthread&amp;tid=11614</link>
      <description><![CDATA[基于FPGA的自动售货机控制系统设计。该设计采用FPGA作为主控，设计自动售货机控制系统。模拟实现自动售货机的货物信息存储、货物的选择与购买、金额收取、余额计算、自动找零、状态显示等功能。 采用ALTERA芯片，QUARRTUS II9.1软件，vhdl描述语言进行设计，并通过model ...]]></description>
      <category>Altera</category>
      <author>admin</author>
      <pubDate>Tue, 06 Feb 2024 10:18:49 +0000</pubDate>
    </item>
  </channel>
</rss>